Pcie 5.0, både cxl 1.1 og ccix fungerer allerede ved 32 gt / s pr. Spor

Synopsys demonstrerede sine CXL-løsninger såvel som CCIX 1.1 over PCIe 5.0 på ArmTechCon 2019. Showcase viser, at selskabets IP er klar til at blive licenseret af teknologiproducenter.

Synopsys demonstrerede sine CXL-løsninger såvel som CCIX 1.1 over PCIe 5.0

CXL og CCIX er chip-til-chip-sammenkoblingsprotokoller til at forbinde processorer til forskellige acceleratorer, der opretholder hukommelse og cache-konsistens ved lave latenser. Begge protokoller er designet til heterogene systemer, der bruger traditionelle CPU'er i forbindelse med acceleratorer med skalar-, vektor-, matrix- og rumlige arkitekturer.

Både CXL 1.0 / 1.1 og CCIX 1.1 bruger PCIe 5.0, der kører med 32 GT / s pr. Spor og understøtter naturligvis forskellige linkbredder. Med det samme markedssegment og den samme fysiske interface viser CXL- og CCIX-protokollerne adskillige forskelle med hensyn til både hardware og firmware / software og vil derfor konkurrere med hinanden. I mellemtiden forbereder silicium IP-udbydere sig til at støtte både CXL og CCIX, da de har en bred vifte af klienter.

Synopsys introducerede for nylig sin 16-spor DesignWare CXL IP-løsning til SoC'er, der vil blive fremstillet ved hjælp af 16nm, 10nm og 7nm FinFET-processteknologier. Pakken inkluderer CXL 1.1-kompatibel driver (understøtter CXL.io, CXL.cache, CXL.mem-protokoller), siliciumtestet PCIe 5.0-driver, siliciumtestet PCIe 32 GT / s PHY-driver, RAS- og VC-verifikations-IP.

Besøg vores guide til markedets bedste bundkort

Virksomheden har endnu ikke formelt annonceret tilgængeligheden af ​​sin IP DesignWare CCIX 1.1-pakke, der tillader implementering af en CCIX 1.1 over PCIe Gen 5 med en hastighed på 32 GT / s, men på ArmTechCon demonstrerede virksomheden, at løsningen allerede er funktionel, der medfører mange fordele med hensyn til hastighed og kapacitet. Vi holder dig informeret.

Anandtech font