Western Digital annoncerer risc swerv-processor

Western Digital har arbejdet med RISC-V Open Instruction Set Architecture (ISA), hvorved enhver kan fremstille et processor-design uden at betale noget i royalties eller licensgebyrer. Det har endelig annonceret SweRV RISC-V processor med Open Source licens.

Ny SweRV RISC-V-processor med Open Source-licens

I 2017 lovede virksomheden at skifte til RISC-V i sine lagerbehandlingsprodukter med henblik på levering af en milliard kerner i de næste to år. Nvidia er også begyndt at bevæge sig fra proprietære kerner til RISC-V for at drive input / output på sine grafiske produkter, Rambus bruger RISC-V til sikkerhedsdele og har endda fundet vej ind i SSD-lagercontrollere.

Vi anbefaler at læse vores artikel om Windows 10 ARM vil være i stand til at køre 64-bit applikationer indfødt

Selve kernen i SweRV er en tovejs superscalar implementering af 32-bit-varianten af ​​ISA RISC-V med en ni-trins rørledning, der er i stand til at indlæse flere instruktioner til samtidig udførelse i rækkefølge. I øjeblikket implementeret på en 28nm CMOS-processenode kører kernen på op til 1, 8 GHz og opnår en anslået gennemstrømning på 4, 9 CoreMarks pr. Megahertz.

Western Digital har bekræftet, at det planlægger at ikke kun bruge SweRV i sine egne produkter, men også lancere det under en open source-licens. Det har allerede gjort det med to understøttende teknologier: SweRV Instruction Set Simulator (ISS), hvorigennem interessenter kan teste kernen; og OmniXtend, der implementerer konsistent cachehukommelse over et Ethernet-stof, der fokuserer på alt fra CPU'er til GPU'er og maskinindlærings-coprocessorer.

Western Digital lanceres i første kvartal af 2019, bekræftede Western Digital. Hvad synes du om annonceringen af ​​denne SweRV RISC-V-processor med Open Source-licens?

Techpowerup font