▷ Pci express 4.0: alt, hvad vi ved indtil videre

I begyndelsen af ​​året ratificerede og offentliggjorde PCI-SIG-standardkonsortiet PCI Express 4.0-specifikationen i version 1.0. Dette markerer den fulde version af PCIe 4.0 og følger udgivelsen af ​​revisionsspecifikationen i juni 0.9 sidste år. I disse artikler skal vi analysere alt, hvad der er kendt indtil videre om PCI Express 4.0.

Indholdsindeks

PCI Express 4.0 fordobler båndbredden i den aktuelle 3.0-specifikation

PCI Express er i øjeblikket den højhastighedsbuss, der bruges af næsten alle højtydende komponenter i computere. Både grafikkort, NVMe SSD'er, netværkskort og mange andre enheder er forbundet via denne avancerede grænseflade, og dets store betydning. PCI Express 4.0 fordobler 8 GT / s båndbredde pr. Bane PCIe 3.0 og tilbyder således en overførselshastighed på 16 GT / s pr. Bane, hvilket giver betydelige ydelses I / O-fordele, der er nyttige til opbevaring og højhastighedsnetværk samt applikationer til kunstig intelligens. På samme tid fokuserede PCI-SIG på Q2 2019 for at frigive den færdige PCIe 5.0-specifikation, så PCIe 4.0 ikke vil være en så holdbar version som PCIe 3.0 har været.

Vi anbefaler at læse:

• PCI Express - Hvad er det, og hvad er det for Mini PCI Express Hvad er det, og hvorfor er det på bærbare computere?

PCI-SIG har tidligere opretholdt en fire-årig kadence for PCIe 1.0 (2003), PCIe 2.0 (2006) og PCIe 3.0 (2010). Med hensyn til den syv-årige forsinkelse bemærkede PCI-SIG, at PCIe 3.0 leverede båndbredde nok i nogen tid, forud for udviklingen og voksende krav til AI-, PCIe NVMe- og 3D XPoint-arbejdsbelastninger, og netværkshastigheder, især når 10GbE bliver mere og mere tilgængeligt for forbrugerne.

PCI Express 4.0 opretholder bagudkompatibilitet, og NVMe SSD'er vil i høj grad drage fordel af dens fordele

Til beregning af GPU'er havde PCIe 3.0-båndbreddebegrænsninger allerede anmodet Nvidia om at udvikle sin proprietære NVLink-forbindelse. Med PCI Express 4.0 og derover forsøger PCI-SIG derfor at vende tilbage til en mere normal kadens, især da de nu har løst nogle af de største tekniske hindringer for at give mulighed for hurtigere overførselshastigheder gennem PCIe 4.0-standarden. Det andet aspekt er organisationens art. PCI-SIG har næsten 800 medlemsvirksomheder, hvoraf hvert år vælger en bestyrelse; For 2017-2018 inkluderer bestyrelsen medlemmer fra AMD, Intel og Nvidia. Ved at udvikle og vedligeholde åbne PCI-specifikationer samarbejder medlemmerne i tekniske udvalg og arbejdsgrupper, indsender og gennemgår ændringer til specifikationer. Nogle af det nylige PCI-GIS-arbejde strømline i denne proces.

Når specifikationerne er afsluttet, skal medlemmerne have produkter bestået interoperabilitet og overensstemmelsestests på et af de mange PCI-GIS-overholdelsesworkshops hele året for at produktet kan føjes til listen over Integratorer, som OEM'er og systemintegratorer bruger til at vælge hardware. For PCIe 4.0 tilbød PCI-SIG for første gang compliance-workshops for brug af tidligere version 0.9, men kun på et foreløbigt niveau af “FYI Test”. I resten af ​​året vil PCI-SIG tilbyde FYI PCIe 4.0-test i compliance-workshops; PCIe 4.0 er ikke i øjeblikket opført i det officielle overholdelsesprogram eller på integratorlisten.

Som i tidligere PCIe-iterationer har PCIe 4.0 funktioner bagudkompatibilitet, og PCIe 1.x, 2.x og 3.x kort er i overensstemmelse med PCIe 4.0-slots og fungerer normalt. PCIe 4.0 opretholder også 128b / 130b-kodningen af ​​PCIe 3.0, som fortsat vil blive brugt i PCIe 5.0. Blandt de andre forbedringer er forskellige funktioner mere relevante for designere og udviklere end for slutbrugere. Når datahastighederne stiger, øges ydelsesvariationen og signalintegriteten forringes.

Højere ydeevne

Med dette i tankerne tilbyder PCIe 4.0 en banemarginal på PHY-modtageren, hvor PCIe-controlleren henter information om den elektriske margen fra hver PCIe-bane for at måle tolerancen for variation. PCIe 4.0 har også udvidede etiketter og kreditter, funktioner, der fungerer sammen for at maskere latenstid og fremme fuld båndbreddemætning. Andre forbedringer inkluderer reduceret samlet system latens, I / O-virtualisering og platformintegration og tilføjet båndbredde / båndbredde skalerbarhed samt forbedret pålidelighed, tilgængelighed og kapacitet kapacitet. service (RAS).

Mens spillegrafikkort er den mest synlige PCIe-enhed for forbrugerne, er det usandsynligt, at den ekstra omkostning af PCIe-båndbredde vil påvirke spilpræstationen, i det mindste med det samme. I betragtning af den begrænsede mængde tilgængelig PCIe-båndbredde med de fleste forbruger-CPU'er vil dette også gå langt i retning af at lette trykket, at kombinationen af ​​GPU'er, en NVMe SSD og 10GigE-netværk kan placeres på system I / O-båndbredde. Hvad der også kan være relevant, er en højere effektkapacitet for de sekundære stik.

Hvad angår PCIe 4.0-leverandørløsninger, udvikler eller tilbyder blandt andet Synopsys og Cadence PHY og 16 GT / s drivere, valideringsværktøjer og mange andre applikationer. IBM POWER9 har PCIe 4.0-forbindelser, og Intel Falcon Mesa FPGA 10nm understøtter PCIe 4.0 som en indbygget IP-blok via EMIB. I mellemtiden tilbyder AMD PCIe 4.0 support med dets nye Radeon Instinct MI50 og MI60. Navi og Zen 2 forventes også at understøtte PCI Express 4.0.

Følgende tabel opsummerer de vigtigste funktioner i de forskellige versioner af PCI Express til dato:

udgave	introduktion	Overførsel med bane	Båndbredde
× 1	× 2	× 4	× 8	× 16
1, 0	2003	2, 5 GT / s	250 MB / s	0, 50 GB / s	1, 0 GB / s	2, 0 GB / s	4, 0 GB / s
2, 0	2007	5, 0 GT / s	500 MB / s	1, 0 GB / s	2, 0 GB / s	4, 0 GB / s	8, 0 GB / s
3, 0	2010	8, 0 GT / s	984, 6 MB / s	1, 97 GB / s	3, 94 GB / s	7, 88 GB / s	15, 8 GB / s
4, 0	2017	16, 0 GT / s	1969 MB / s	3, 94 GB / s	7, 88 GB / s	15, 75 GB / s	31, 5 GB / s
5, 0	Forventet i 2. kvartal 2019	32, 0 GT / s	3938 MB / s	7, 88 GB / s	15, 75 GB / s	31, 51 GB / s	63, 0 GB / s

Dette afslutter vores artikel om PCI Express 4.0-protokollen, vi håber, at det har hjulpet dig med bedre at forstå vigtigheden af ​​denne nye version af dagens mest anvendte højhastighedsgrænseflade.

Theregisterwikipedia kilde